FPGA Stratix IV GT (0.95В) 1

Altera Stratix EP4S40G2 EP4S40G5 EP4S100G2 EP4S100G3 EP4S100G4 EP4S100G5
Ресурси Кількість адаптивних логічних модулів 91200 212480 91200 116480 141440 212480
Кількість логічених елементів, тисяч 228 531 228 291 354 531
Кількість тригерів 182400 424960 182400 232960 282880 424960
Кількість блокоів вбудованої пам'яті М9К 1235 1280 1235 936 1248 1280
Кількість вбудованої пам'яті М144К, Мб 22 64 22 36 48 64
Кількість пам'яті MLAB, кб 2850 6640 2850 3640 4420 6640
Кількість множників 18х18 1288 1024 1288 832 1024 1024
Архітектурні особливості Кількість глобальних ланцюгів тактування 16
Кількість місцевих ланцюгів тактування 64 88 64 88 88 88
Кількість периферійних ланцюгів тактування 88 112 88 112 112 112
Кількість PLL 8 8 8 12 12 12
Захист проекту від покіювання є
Підтримка міграції в HardCopy немає
Розмір конфігураційного файла (Мбит) 95 172 95 172 172 172
Інше Вбудовані засоби забезпечення цілісності ситгналів, керування енергоспоживанням (технологія Programmable Power)
Особливості ліній ввода-вивода Підтримувані рівні напруги ввода-вивода 1,2; 1,5; 1,8; 2,5; 3,3
Підтримувані стандарти ввода-вивода LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I и II), SSTL-18 (I и II), SSTL-2 (I и II), 1.2-V HSTL (I и II), 1.5-V HSTL (I и II), 1.8-V HSTL (I и II)
Кількість емульованих каналів LVDS, 1100 Мбіт/с 192 256 192 256 256 256
Кількість каналів LVDS, 1600 Мбіт/с 46/46
Вбудовані термінуючі резистори послідовні, паралельні й диференціальні
Вбудовані ланцюги  динамічного вирівнювання фаз (DPA) є
Кількість трансиверів (11,3 Гбіт/с, 8,5 Гбіт/с, 6,5 Гбіт/с ) 12/12/12 12/12/12 24/0/12 24/8/16 24/8/16 32/0/16
Кількість апаратних контролерів PCIe 2 2 2 4 4 4
Підтримувані інтерфейси зовнішньої пам'яті DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM 2, SDR

1 Доступні тілько в промисловому виконанні (від 0° до 100°С)