Stratix III E
FPGA Stratix III E (1.1В)
 |
EP3SE50 | EP3SE80 | EP3SE110 | EP3SE260 | |
| Ресурси | Кількість адаптивних логічних модулів | 19000 | 32000 | 42600 | 101760 |
| Кількість логічних елементів, тисяч | 47,5 | 80 | 107,5 | 254 | |
| Кількість тригерів 1 | 38000 | 64000 | 85200 | 203520 | |
| Кількість блоків вбудованої пам'яті М9К | 400 | 495 | 639 | 864 | |
| Кількість блоків вбудованої пам'яті М144К, Мб | 12 | 12 | 16 | 48 | |
| Кількість пам'яті MLAB, кб 2 | 297 | 500 | 672 | 1594 | |
| Кількість вбудованої пам'яті, кб | 5328 | 6183 | 8055 | 14688 | |
| Кількість множників 18х18 | 384 | 672 | 896 | 768 | |
| Архітектурні особливості | Кількість глобальних ланцюгів тактування | 16 | |||
| Кількість місцевих ланцюгів тактування | 48 | 48 | 48 | 88 | |
| Кількість периферійних ланцюгів тактування | 104 | 208 | 208 | 208 | |
| Кількість PLL | 4 | 8 | 8 | 12 | |
| Захист проекту від копіювання | є | ||||
| Розмір конфігураційного файлу (Мбіт) | 26 | 48 | 48 | 93 | |
| Підтримка міграції в HardCopy | є | ||||
| Інше | Керування енергоспоживанням (технологія Programmable Power) | ||||
| Особливості ліній вводу-виводу | Підтримувані рівні напруги вводу-виводу | 1,2; 1,5; 1,8; 2,5; 3,3 | |||
| Підтримувані стандарти вводу-виводу | LVDS, LVPECL, Differential SSTL-18, Differential SSTL-2, Differential HSTL, SSTL-18 (I и II), SSTL-15 (I и II), SSTL-2 (I и II), 1.5-V HSTL (I и II), 1.8-V HSTL (I и II), PCI, PCI-X 1.0, LVTTL, LVCMOS | ||||
| Кількість емульованих каналів LVDS, 1100 Мбит/с | 56 | 88 | 88 | 112 | |
| Кількість каналів LVDS, 1600 Мбіт/с | 56/56 | 88/88 | 88/88 | 112/112 | |
| Вбудовані термінуючі резистори | послідовні, паралельні й диференційні | ||||
| Вбудовані ланцюги динамічного вирівнювання фаз (DPA) | є | ||||
| Підтримувані інтерфейси зовнішньої пам'яті | DDR3, DDR2, DDR, QDR II, RLDRAM 2, SDR | ||||
1 Базове число. ALM може підтримувати три регістра в режимі LUTREG, що збільшує загальне число до 50%
