FPGA Stratix II GX (1.2В) 1

Altera Stratix EP2SGX30 EP2SGX60 EP2SGX90 EP2SGX130
Ресурси Кількість адаптивних логічних модулів 13552 24176 36384 53016
Кількість логічних елементів, тисяч 34 60 91 132,5
Кількість тригерів 2 27104 48352 72708 106032
Кількість блоків вбудованої пам'яті М512 202 329 488 699
Кількість блоків вбудованої пам'яті М4К 144 255 408 609
Кількість блоків вбудованої пам'яті М512К 1 2 4 6
Кількість вбудованої пам'яті, кб 1338 2485 4415 6590
Кількість множників 18х18 64 144 192 252
Архітектурні особливості Кількість глобальних ланцюгів тактування 48
Кількість місцевих ланцюгів тактування 48
Кількість PLL 4 8 8 8
Захист проекту від копіювання є
Розіер конфігураційного файла (Мбит) 10 17 28 40
Підтримка міграції в HardCopy немає
Інше Plug & Play Signal Integrity
Особливості ліній вводу-виводу Підтримувані рівні напруги вводу-виводу 1,5; 1,8; 2,5; 3,3
Підтримувані стандарти вводу-виводу LVDS, LVPECL, HyperTransport™, Differential SSTL-18, Differential SSTL-2, Differential HSTL, SSTL-18 (I and II), SSTL-2 (I и II), 1.5-V HSTL (I и II), 1.8-V HSTL (I и II), PCI, PCI-X 1.0, LVTTL, LVCMOS
Кількість емульованих каналів LVDS, 1100 Мбіт/с 31/29 42/42 59/59 73/71
Вбудовані термінуючі резистори послідовні й диференційні
Вбудовані ланюги динамічного вирівнювання фаз (DPA) є
Кількість трансиверів (6,375Гбит/с) 8 12 16 20
Підтримувані інтерфейси зовнішньої пам'яті DDR2, DDR, QDR II, RLDRAM 2, SDR

1Різні корпуси пропонують різні можливості

2 Базове число. ALM може пітримувати три регистри в режимі LUTREG, оз збільшує загальне число до 50%