Cyclone V GX

FPGA Cyclone V GX (1.1В) ¹

		5CGXC3	5CGXC4	5CGXC5	5CGXC7	5CGXC9
Ресурси	Кількість адаптивних логічних модулів	11900	18868	29080	56480	113560
	Кількість логічних елементів, тисяч	31,5	50	77	149,5	301
	Кількість тригерів	47600	75472	116320	225920	454240
	Кількість блоків вбудованої памяти М10К	119	250	446	686	1220
	Кількість вбудованої памяти М10К, кб	1190	2500	4460	6860	12200
	Кількість пам'яті MLAB, кб	159	295	424	836	1717
	Кількість блоків DSP зміноої точності	51	70	150	156	342
	Кількість множників 18х18	102	140	300	312	684
Архітектурні особливості	Кількість глобальних ланцюгів тактування	16
	Кількість  PLL2	4	6	6	7	8
	Розмір конфігураційного файла, Мбит	TBD	TBD	TBD	TBD	TBD
	Захист проекта від копіювання	є
Особливості ліній ввода-вивода	Підтримувані рівні напруги ввода-вивода	1,1; 1,2; 1,5; 1,8; 2,5; 3.3
	Підтримувані стандарти ввода-вивода	LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I и II), SSTL-2 (I и II), 1.2-V HSTL (I и II), 1.5-V HSTL (I и II), 1.8-V HSTL (I и II), HiSpi, SLVS, Sub-LVDS
	Кількість каналів LVDS, 875 мб/с - прийом, 840 мб/с - передача	52	84	84	120	140
	Вбудовані ланцюги динамічного вирівнювання фаз (DPA)	немає
	Вбудовані термінуючі резистори	послідовні й диференціальні
	Програмована навантажувальна здатність виходів	є
	Кількість  трансиверів 3,125 Гбит/с	3	6	6	9	12
	Апаратний контроллер PCIe (Gen1 x4)	1	2	2	2	2
	Кількість апаратних контроллерів зовнішньої пам'яті3	1	2	2	2	2
	Підтримувані інтерфейси зовнішньої пам'яті	DDR3, DDR2, LPDDR2

¹ Всі дані актуальні на момент публікації і можуть бути змінені без додаткового повідомлення. Актуальну інформацію можна отримати в ТОВ "Віаком".

² Включаючи PLL загального призначення та трансиверів

³ Підтримка ;ECC 16- й 32-біт