Cyclone V E
FPGA Cyclone V E (1.1В) 1
5CEA2 | 5CEA4 | 5CEA5 | 5CEA7 | 5CEA9 | ||
---|---|---|---|---|---|---|
Ресурси | Кількість адаптивних логічних модулів | 9434 | 18480 | 29080 | 56480 | 113560 |
Кількість логічних елементів, тисяч | 25 | 49 | 77 | 149,5 | 301 | |
Кількість трігерів | 37736 | 73920 | 116320 | 225920 | 454240 | |
Кількість блоків вбудованої пам'яті М10К | 176 | 308 | 446 | 686 | 1220 | |
Кількість блоків вбудованої пам'яті М10К, кб | 1760 | 3080 | 4460 | 6860 | 12200 | |
Кількість пам'яті MLAB, кб | 196 | 303 | 424 | 836 | 1717 | |
Кількість блоків DSP змінної точності | 25 | 66 | 150 | 156 | 342 | |
Кількість множників 18х18 | 50 | 132 | 300 | 312 | 684 | |
Архітектурні особливості | Кількість глобальних ланцюгів тактування | 16 | ||||
Кількість PLL | 4 | 4 | 6 | 6 | 6 | |
Размер конфігураційного файла, Мбит | TBD | TBD | TBD | TBD | TBD | |
Захист проекта від копіювання | є | |||||
Особлвості ліній вводу-виводу | Підтримувані рівні напруги вводу-виводу | 1,1; 1,2; 1,5; 1,8; 2,5; 3,3 | ||||
Підтримувані стандарти вводу-виводу | LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I и II), SSTL-18 (I и II), SSTL-2 (I и II), 1.2-V HSTL (I и II), 1.5-V HSTL (I и II), 1.8-V HSTL (I и II), HiSpi, SLVS, Sub-LVDS | |||||
Кількість каналвв LVDS, 875 мб/с - прийом, 840 мб/с - передача | 56 | 56 | 60 | 120 | 120 | |
Вбудовані ланцюги динамічногно вирівнювання фаз (DPA) | немає | |||||
Вбудовані термінуючі резистори | послідовні й диференціальні | |||||
Програмована навантажувальна здатність виходів | є | |||||
Апаратний контроллер PCIe | немає | |||||
Кількість апаратних контролерів зовнішньої пам'яті2 | 1 | 1 | 2 | 2 | 2 | |
Підтримувані інтерфейси зовнішньої пам'яті | DDR3, DDR2, LPDDR2 |
1 Всі дані актуальні на момент публікації і можуть бути змінені без додаткового повідомлення. Актуальну інформацію можна отримати в ТОВ "Віаком".