Серія структурованих ASIC HardCopy
Основні характеристики
- Можливість тестування розробки
- «Безшовний» перенос списку з'єднань після завершення розробки і затвердження об'єму
- Значно нижча споживана потужність в порівнянні з FPGA
- Миттєвий перехід від прототипу FPGA до структурованої ASIC в конструкторському бюро корпорації Altera
- Можливість виконувати розробку за допомогою програмного забезпечення Quartus II та інструментів від Cadence, Mentor Graphics®, Synopsys і Symplicity
- Більш низкьі системні затрати на вбудовані процесори Nios II
HardCopy II стуктурована ASIC, виконана за 90-нм технологією
Виконані мікросхеми сімейства HardCopy II за успішною 1,2 В і 90-нм технологією двох попередніх поколінь сімейств. Продукти HardCopy II предоставляють 2,2 мільйони логічних мікросхем для прототипів логіки, 8,8 мільйонів біт пам'яті і більше 350 МГц системної продуктивності. В порівнянні з FPGA пристроями HardCopy II споживають на 50% менше енергії і характеризуються на 50% більшою швидкодією.
Ви можете з гарантованим успіхом використовувати FPGA Stratix II для розробки прототипів і тестування, а потім перейти до виробництва сімейства HardCopy для надійної роботи у високопродуктивних пристроях. Продукти HardCopy II заміщують ALM-логіку в FPGA Stratix II з дрібномодульною архітектурою Hcell при ціні логічного елемента в десять разів нижче, ніж у аналогічних FPGA Stratix II. Технологія HardCopy II може реалізувати «безшовний» перенос списку з'єднань FPGA і в тей-же час отримати переваги відносно щільності, вартості, продуктивності і споживаної енергії при роботі з ASIC – інтегральними схемами на замовлення, які виконують визначену функцію.
Огляд характеристик пристроїв сімейства HardCopy II:
Схема керування синхронізацією | До 12 програмованих PLL забезпечують надійну схему керування синхронізацією і синтез частоти для максимальної системної продуктивності. Вдосконалена схема керування синхронізацією включає в себе реконфігурацію PLL, синтез частоти, заданий зсув фази, зовнішній зворотній зв'язок і програмовану широту смуги пропускання |
Підтримка диференціальних контактів вводу/виводу | Підтримка високошвидкісних диференціальних контактів вводу/виводу зі швидкістю передачі даних до 1 Гб/с, що відповідє вимогам новітніх високопродуктивних інтерфейсів контактів вводу-виводу. Більш того, підтримуються такі стандарти протоколів, як LVDS, LVPECL, HyperTransport™ |
Інтерфейс зовнішньої пам'яті | Підтримка просунутого інтерфейса звонішньої пам'яті, що дозволяє вбудовувати в найскладніші розробки зовнішні пристрої SRAM і DRAM з високою щільністю, без втрат пропускної здатності передачі даних |
Технологія Terminator | Підтримка послідовного і диференційного термінування спрощує схему плати і скорочує необхідну кількість зовнішніх резисторів |
Однопровідний інтерфейс контактів вводу/виводу | Підтримка широкосмугового, однопріводного стандарту контактів вводу-виводу (типу SSTL, HSTL, PCI і PCI Express) |
Синхронні протоколи | Підтримка широкого набору стандартів швидкодіючих інтерфейсів, включаючи SPI-4.2, SFI-4, 10 Gigabit Ethernet XSBI, RapidIO |
Пам'ять TriMatrix | До 8,8 Мб ОЗУ – вбудовані RAM-блоки, конфігуровані як M4K і M-RAM |
Сімейство HardCopy Stratix від корпорации Altera виготовляється за 1,5В-, 0,13-мкм технологією. Пристрої використовують FPGA Stratix і мають аналогічну (продуктам Stratix) архітектуру логічних елементоі. Сімейство HardCopy Stratix предоставляє від 30000 до 1000000 вентилів ASIC і до 5600000 біт пам'яті , що дозволяє підвищити продуктивність 50 відсотків і скоротити споживання електроенергії на 40 відсотків в порівнянні з попередніми Stratix.
Продукти HardCopy Stratix підтримують широкий набір високошвидкісних інтерфейсів – включаючи інтерфейси протоколоі SPI-4.2, SFI-4, 10 Gigabit Ethernet XSBI, RapidIO. Пристрої також підтримують протоколи LVDS, LVPECL, HyperTransport™, що дозволяє розробникам під'єднувати пристрої з потужною памяттю, як, наприклад, QDR ZBT SRAM.
Огляд характеристик пристроів сімейства HardCopy Stratix:
Схема керування синхронізацієб | До 12 програмованих PLL і 40 системних синхрочастот |
Підтримка диференціальних контактів вводу/виводу | Підтримка до 150 високошвидкісних диференціальних контактів вводу/виводу, з 80 каналами, оптимізованими до швидкості 840 Мб/с. Підтримка новітніх високопродуктивних інтерфейсів вводу-виводу, включаючи стандарти LVDS, LVPECL, HyperTransport™ |
Блоки обробки цифрових сигналів (DSP-блоки) | до 22 DSP-блоків |
Продуктивність DSP-блоків | До 463 GMACS на DSP-блок |
Вбудована система тестування | Доступна |
Швидкодіючі інтерфейси | Підтримка для стандартів швидкодіючих інтерфейсів типу SPI-4 Phase 2, SFI-4, 10-Gigabit Ethernet XSBI, HyperTransport™, RapidIO і UTOPIA IV |
Технологія Terminator | Установка на кристалі різних режимів термінування |
Однопровідні з'єднувальні лінії | Підтримка широкосмугових однопровідних стандартів контактів вводу-виводу типу SSTL, HSTL, GTL, GTL+, CTT и PCI-X |
Система пам'яті TriMatrix | до 5,6 Мб пам'ятя TriMatrix |
Варіанти корпусів і архітектурний план ASIC HardCopy:
1) Число означає доступних каналів вводу-виводу 2) Всі пристрої серії ArriaGX виконуються в безсвинцевих корпусах і представлені з комерційними і просимловими діапазонами робочих температур |
HardCopy II (1,2В) ASIC |
HardCopy Stratix (1,5В) ASIC |
||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
HC210W | HC210 | HC220W | HC220 | HC230 | HC240 | HC1S25 | HC1S30 | HC1S40 | HC1S60 | HC1S80 | ||||||||||||
FBGA (F) | 484-pin (wire bond) | 308 | ||||||||||||||||||||
484-pin (FlipChip) | 334 | |||||||||||||||||||||
672-pin (wire bond) | 440 | 473 | ||||||||||||||||||||
672-pin (FlipChip) | 492 | |||||||||||||||||||||
780-pin (wire bond) | 445 | |||||||||||||||||||||
780-pin | 494 | 597 | 615 | |||||||||||||||||||
1020-pin | 698 | 742 | 773 | 773 | ||||||||||||||||||
1508-pin | 951 | |||||||||||||||||||||
Щільність і швидкість | Схем ASIC | 1000000 | 1000000 | 1600000 | 1600000 | 2200000 | 2200000 | - | - | - | - | - | ||||||||||
Додаткових схем для DSP-блоків | 0 | 0 | 300000 | 300000 | 700000 | 1400000 | - | - | - | - | - | |||||||||||
Логічних елементів (ЛЕ) | - | - | - | - | - | - | 25660 | 32470 | 41250 | 57120 | 79040 | |||||||||||
Загальгна кількість ОЗУ (кбіт) | 875520 | 875520 | 3059712 | 3059712 | 6368256 | 8847360 | 1944576 | 2137536 | 2244096 | 5215104 | 5658048 | |||||||||||
Блок ОЗУ M512 (512 біт + 64 біт контролю парності) | - | - | - | - | - | - | 224 | 295 | 384 | 574 | 767 | |||||||||||
Блок ОЗУ M4K (512 біт + 64 біт контролю парності) | 190 | 190 | 408 | 408 | 614 | 768 | 138 | 171 | 183 | 292 | 364 | |||||||||||
Рівні швидкості (швидкий – повільний) | - | - | - | - | - | - | - | - | - | - | ||||||||||||
Особливості архітектури | Підтримка вбудованого процесора | Nios II | ||||||||||||||||||||
DSP-блоки | Вбудований в HCell | 10 | 12 | 14 | 18 | 22 | ||||||||||||||||
Вбудовані множники 18-біт * 18-біт / 9-біт * 9-біт | Вбудований в HCell | 40/80 | 48/96 | 56/112 | 72/144 | 88/176 | ||||||||||||||||
Регістри портів вводу/виводу на елемент вводу/виводу | 6 | |||||||||||||||||||||
Двопортове ОЗУ | + | |||||||||||||||||||||
Глобальні ланцбги синхронізації | 16/32 | 36 | 40 | 40 | 40 | 40 | ||||||||||||||||
PLL | 4 | 4 | 4 | 4 | 8 | 12 | 6 | 6 | 6 | 12 | 12 | |||||||||||
Характеристики портів вводу/виводу | Підтримувані рівні напруг портів вводу-виводу (В) | 1.5, 1.8, 2.5, 3.3 | 1.5, 1.8, 2.5, 3.3 | |||||||||||||||||||
Підтримувані стандарти портів вводу-виводу | LVDS, PLVPEXL, HyperTransport™, диференціальний SSTL-18, диференціальний SSTL-2, диференціальний HSTL, SSTL-18 (I і II), 1.5V-HSTL (I і II), PCI, PCI X 1.0, LVTTL, LVCMOS | |||||||||||||||||||||
Інтерфейси із зовнішньою пам'яттю | QDR II, DDR2, RLDRAM II, DDR, SDR | QDR II, QDR, ZBT, DDR, SDR | ||||||||||||||||||||
Максимальна швидкість передачі по LVDS (Мб/с) | 125-1000 | 840 | ||||||||||||||||||||
Кількість каналів (прийому/передачі) LVDS | 13/17 | 19/21 | 29/31 | 29/31 | 42/42 | 118/118 | 78/78 | 80/80 | 80/80 | 80/80 | 80/80 | |||||||||||
Середня швидкість (Мб/с) (прийому/передачі) по LVDS | - | - | - | - | - | - | - | 2/2 | 10/10 | 36/36 | 46/72 | |||||||||||
Послідовне і диференціальне термінування | + | + | + | + | + | + | + | + | + | + | + | |||||||||||
Підтримувані опції FPGA | EP2S30 EP2S60 EP2S90 |
EP2S30 EP2S60 EP2S90 |
EP2S30 EP2S60 EP2S90 EP2S130 |
EP2S60 EP2S90 EP2S130 |
EP2S90 EP2S130 EP2S180 |
EP2S180 | EP1S25 | EP1S30 | EP1S40 | EP1S60 | EP1S80 |