Недорога вентильна матриця Arria GX
Корпорація Altera™ анонсує нове сімейство ПЛІС GX. Вироби з оптимізованою підтримкою протоколів PCI Express (x1 і x4), Gigabit Ethernet і Serial RapidIO можуть легко підключати логіку користувача до пристроїв нового покоління по шині PCI Express (x1 і x4), через протоколи Gigabit Ethernet і Serial RapidIO™ при швидкості до 2,5 Гб/с. Якщо ваші затсосунки потребують виконання функції транспортизації за допомогою або паралельного модуля, або самого пристрою на процесор, ви можете отримати вигоду від зарекомендовавшої себе технології прийомопередатчика. Пристрій також може використовуватись наряду з новітніми процесорами з блоками логіки, які розробляються користувачами. Сімейство реалізовано на базі багаторічного досвіду корпорації Altera в області технології прийомопередатчиків. ArriaGX предоставляє інтерфейси PCS (physical coding sublayer) – з «жорстко» запрограмованими блоками і PMA (physical medium attachment) – фізичне середовище, які по суті являються недорогими версіями їх попередника Stratix II GX. Розробки з використанням ArriaGX пропонують нескладний варіант підключення логіки користувача до високошвидкісних протоколів в проектах, які чутливі до кінцевої вартості продукту.
Огляд характеристик пристроїв сімейства ArriaGX:
| Повне рішення | IP-ядра доступні для протоколів PCI Express (x1 і x4), Gigabit Ethernet і Serial RapidIO зі швидкістю прийому-передачі даних до 2,5 Гбіт/с. Зручні й недорогі засоби розробки демонструють легкість проектування інтерфейсу трансівера з використаням пристрою ArriaGX |
| Краща у своєму класі можливість інтеграції | Сімейство ArriaGX реалізовано на базі зарекомендовавших себе прийомопередатчиків Stratix II GX, які випускаються в конструкції з перевернутими кристалами – flip-chip package |
| Засоби програмного забезпечення без аналогів | Програмно забезпечення Quartus II Web Edition, наряду з річною ліцензією підтримують всі члени сімейства ArriaGX, що полегшує розробку і скорочує затрати |
| Широка мережа підтримки | Команда інженерів-спеціалістів по прикладній області корпорації Altera забезпечує технічну підтримку на всіх етапах реалізації проекту. Існує також команда міжнародних спеціалістів (по прикладній області) в багатьох регіональних сервісних центрах по всьому світі |
Варіанти корпусів і архітектура FPGA сімейства ArriaGX:
| 1) Число означає доступних каналів вводу-виводу 2) Доступна вертикальна міграция, тобто сумісні по розташуванню спеціалізованих виводів (аналогічні виводи живлення Vcc, GND, ISP контакти ввода) 3) Всі пристрої серії ArriaGX виконуються в безсвинцевих корпусах і представлені з комерційними і промисловими діапазонами робочих температур |
Надійні та недорогі FPGA ArriaGX (1,2В) | ||||||
| EP1AGX20 | EP1AGX35 | EP1AGX50 | EP1AGX60 | EP1AGX90 | |||
| FineLine BGA (F) | 484-pin (FlipChip) | 235 | 235 | 229 | 229 | ||
| 672-pin (Wirebond) | |||||||
| 672-pin (FlipChip) | |||||||
| 780-pin | 341 | 341 | 350 | 350 | |||
| 896-pin | |||||||
| 1020-pin | |||||||
| 1152-pin | 514 | 514 | 538 | ||||
| 1508-pin | |||||||
| Щільність і швидкість | Еквівалентних логічних елементів (ЛЕ) | 21580 | 33520 | 50160 | 60100 | 90220 | |
| Адаптивних логічних модулів (ALM) | 8632 | 13408 | 20064 | 24040 | 3688 | ||
| Адаптивних таблиць перетворення (ALUT) | 17264 | 26816 | 40128 | 48080 | 72176 | ||
| Загальна кількість ОЗУ (кбіт) | 1299184 | 1348416 | 2475072 | 2528640 | 4477824 | ||
| Блоків ОЗУ M512 (512 біт + 64 біт контролю парності) | 166 | 197 | 313 | 326 | 478 | ||
| Блоків ОЗУ M4K (4 кбіт + 512 біт контролю парності) | 118 | 140 | 242 | 252 | 400 | ||
| Блоків ОЗУ-М (512 кбфт + 65536 бфт контролю парності) | 1 | 1 | 2 | 2 | 4 | ||
| Вбудовані множники 18-біт * 18-біт / 9-біт * 9-біт | 40/80 | 56/112 | 104/208 | 128/256 | 176/352 | ||
| Рівні швидкості (швидкий – повільний) | -6 | -6 | -6 | -6 | -6 | ||
| Особливості архітектури | Підтримка вбудованого процесора | Nios II | |||||
| DSP-блоки | 10 | 14 | 26 | 32 | 44 | ||
| Регістри вводу-виводу на кожен елемент вводу-виводу | 6 | 6 | 6 | 6 | 6 | ||
| Двопортовий ОЗУ | + | + | + | + | + | ||
| Глобальні чи локальні ланцюги тактування | 48 | 48 | 48 | 48 | 48 | ||
| PLL/уникальні виводи | 4 | 4 | 4 чи 8 | 4 чи 8 | 8 | ||
| Защхист проекту | - | - | - | - | - | ||
| Підтримка технологій HardCopy | - | - | - | - | - | ||
| Характеристики портів вводу/виводу | Підтримувані рівні напруг портів вводу-виводу (В) | 1.5, 1.8, 2.5, 3.3 | |||||
| Підтримувані стандарти портів вводу-виводу | LVDS, LVPECL, диференціальний SSTL-18, диференціальний SSTL-2, диференціальний HSTL, SSTL-18 (I чи II), SSTL-2 (I чи II), 1.5-V HSTL (I чи II), PCI, PCI-X 1.0, LVTTL, LVCMOS | ||||||
| Максимальна можлива швидкість передачі | 125-840 | ||||||
| Кількість каналів (прийому/передачі) даних по LVDS (Мб/с) | 31/29 | 31/29 | 42/42 | 42/42 | 47/45 | ||
| Вбудована схема DPA | + | + | + | + | + | ||
| Послідовне й диференціальне узгоджене навантаження кристалу | + | + | + | + | + | ||
| Програмована швидкість запуску | - | - | - | - | - | ||
| Діапазон швидкості передачі даних | 1,25 и 2,5 Гб/с | ||||||
| Кількість каналів прийомопередавача (SERDES) | 4 | 4 чи 8 | 4 чи 8 | 4, 8 чи 12 | 12 | ||
| Підтримуваний тип пам'яті пристрою | DDR2, DDR, SDR | ||||||
| Розміри конфігураційного файла, Мб | 10 | 10 | 17 | 17 | 28 | ||
