поиск
аккаунт
корзина
Программируемая логика > Продукция Altera: каталог, Stratix V GT
FPGA Stratix V GT (0.85В) 1
 | 5SGTC5 | 5SGTC7 | |
| Ресурсы | Количество адаптивных логических модулей | 160400 | 234720 |
| Количество логических элементов, тысяч | 425 | 622 | |
| Количество триггеров | 641600 | 938880 | |
| Количество блоков встроенной памяти М20К | 2304 | 2560 | |
| Количество блоков встроенной памяти М20К, Мб | 45 | 50 | |
| Количество памяти MLAB, Мб | 4,9 | 7,16 | |
| Количество блоков DSP переменной точности | 256 | 256 | |
| Количество умножителей 18х18 | 512 | 512 | |
| Архитектурные особенности | Количество глобальных цепей тактирования | 16 | |
| Количество местных цепей тактирования | 92 | ||
| Защита проекта от копирования | есть | ||
| Особенности линий ввода-вывода | Поддерживаемые уровни напряжения ввода-вывода | 1,2; 1,5; 1,8; 2,5; 3,32 | |
| Поддерживаемые стандарты ввода-вывода | LVTTL, LVCMOS, PCI™, PCI-X™, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-5, Differential HSTL-18, SSTL-15 (I и II), SSTL-18 (I и II), SSTL-2 (I и II), 1.2-V HSTL (I и II), 1.5-V HSTL (I и II), 1.8-V HSTL (I и II) | ||
| Количество каналов LVDS, 1,4 Гбит/с - приём/передача | 150 | 150 | |
| Встроенные цепи динамического выравнивания фаз (DPA) | нет | ||
| Встроенные терминирующие резисторы | последовательные, параллельные и дифференциальные | ||
| Кол-во трансиверов (28,05 Гбит/с / 14,1 Гбит/с) | 4/32 | 4/32 | |
| Аппаратный контроллер PCIe (Gen3) | 1 | 1 | |
| Поддерживаемые интерфейсы внешней памяти | DDR3, DDR2, QDR II, QDR II+, RLDRAM 2, RLDRAM 3 | ||
1 Все данные актуальны на момент публикации и могут быть изменены без дополнительного уведомления. Актуальную информацию можно получить в ООО "Виаком"
2 Совместимостьс 3В требует применения источника питания 3В
