Виаком
телефон
поискпоиск входаккаунт корзинакорзина


на складе в Киеве под заказ

не выполнен вход

 

Программируемая логика > Продукция Altera: каталог > Продукция Altera: каталог, ASIC HardCopy



Серия структурированных ASIC HardCopy

Необходимо быстро перейти от прототипа к недорогому производству? Серия структурированных ASIC HardCopy от корпорации Altera предоставляет несравнимую универсальность и скорость, что позволяет максимально эффективно использовать технические и бюджетные ресурсы. Семейство структурированных ASIC HardCopy является единственными на рынке устройствами, которые гарантируют успешный переход от прототипов к серийному производству. Для удешевления продукции, освоенной в крупномасштабном производстве, корпорацией Altera предложена программа HardCopy, позволяющая создавать масочно программируемые варианты FPGA. Приборы, формируемые программой HardCopy, содержат обычный набор основных матриц, реализуемых с помощью соединений нижнего уровня, тогда как верхние уровни резервируются для выполнения требований заказчика. Благодаря этому риск, связанный с процессом переноса списка соединений минимален, поскольку до создания копии исходная микросхема тщательно проверена, освоена в производстве и отгружена. Этот подход позволяет уменьшить размеры кристалла и «бесшовно» перенести список соединений оригинальной FPGA HardCopy-варианту и тем самым ускорить переход к крупно серийному производству изделий и сэкономить затраты заказчика. Срок процесса проектирования займёт от 7 до 11 недель.

Основные характеристики

  • Возможность тестирования разработки
  • «Бесшовный» перенос списка соединений после завершения разработки и утверждения объёма
  • Значительно более низкая потребляемая мощность по сравнению с FPGA
  • Мгновенный переход от прототипа FPGA к структурированной ASIC конструкторском бюро корпорации Altera
  • Возможность выполнять разработку при помощи программного обеспечения Quartus II и инструментов от Cadence, Mentor Graphics®, Synopsys и Symplicity
  • Более низкие системные затраты на встроенные процессоры Nios II

Altera hardCopy: HardCopy IIHardCopy II структурированная ASIC, выполненная по 90-нм технологии

Выполнены микросхемы семейства HardCopy II по успешной 1,2 В и 90-нм технологии двух предыдущих поколений семейств. Продукты HardCopy II предоставляют 2,2 миллиона логических микросхем для прототипов логики, 8,8 миллионов бит памяти и более 350 МГц системной производительности. По сравнению с FPGA устройства HardCopy II потребляют на 50% меньше энергии и характеризуются на 50% большим быстродействием.
Вы можете с гарантированным успехом использовать FPGA Stratix II для разработки прототипов и тестирования, а затем перейти к производству семейства HardCopyдля надёжной работы в высокопроизводительных устройствах. Продукты HardCopy II замещают ALM-логику в FPGA Stratix II с мелкомодульной архитектурой Hcell при цене логического элемента в десять раз ниже, чем у аналогичных FPGA Stratix II. Технология HardCopy II может реализовать «бесшовный» перенос списка соединений FPGA  и в то-же время получить преимущества относительно плотности, стоимости, производительности и потребляемой энергии при работе с ASIC – заказными интегральными схемами, выполняющими определённую функцию.

слои Altera HardCopy II

Обзор характеристик устройств семейства HardCopy II:

Схема управления синхронизацией До 12 программируемых PLL обеспечивают надёжную схему управления синхронизацией и синтез частоты для максимальной системной производительности. Усовершенствованная схема управления синхронизацией включает в себя реконфигурацию PLL, синтез частоты, задаваемый сдвиг фазы, внешнюю обратную связь и программируемую широту полосы пропускания
Поддержка дифференциальных контактов ввода/вывода Поддержка высокоскоростных дифференциальных контактов ввода/вывода со скоростью передачи данных до 1 Гб/с, что соответствует требованиям новейших высокопроизводительных интерфейсов контактов ввода-вывода. Более того, поддерживаются такие стандарты протоколов, как LVDS, LVPECL, HyperTransport™
Интерфейс внешней памяти Поддержка продвинутого интерфейса внешней памяти, что позволяет встраивать в сложнейшие разработки внешние устройства SRAM и DRAM с высокой плотностью, без потери пропускной способности передачи данных
Технология Terminator Поддержка последовательного и дифференциального терминирования упрощает схему платы и сокращает необходимое количество внешних резисторов
Однопроводной интерфейс контактов ввода/вывода Поддержка широкополосного, однопроводного стандарта контактов ввода-вывода (типа SSTL, HSTL, PCI и PCI Express)
Синхронные протоколы Поддержка широкого набора стандартов быстродействующих интерфейсов, включая SPI-4.2, SFI-4, 10 Gigabit Ethernet XSBI, RapidIO
Память TriMatrix До 8,8 Мб ОЗУ – встроенные RAM-блоки, конфигурируемые как M4K и M-RAM

Семейство HardCopy Stratix от корпорации Altera изготавливается по 1,5В-, 0,13-мкм технологии. Устройства используют FPGA Stratix и имеют аналогичную (продуктам Stratix) архитектуру логических элементов. Семейство HardCopy Stratix предоставляет от 30000 до 1000000 вентилей ASIC и до 5600000 бит памяти , что позволяет повысить производительность на 50 процентов и сократить потребление электроэнергии на 40 процентов по сравнению с предшествующими Stratix.
Продукты HardCopy Stratix поддерживают широкий набор высокоскоростных интерфейсов – включая интерфейсы протоколов SPI-4.2, SFI-4, 10 Gigabit Ethernet XSBI, RapidIO. Устройства также поддерживают протоколы LVDS, LVPECL, HyperTransport™, что позволяет разработчикам подсоединять устройства с мощной памятью, как, например, QDR ZBT SRAM.

Обзор характеристик устройств семейства HardCopy Stratix:

Схема управления синхронизацией До 12 программируемых PLL и 40 системных синхрочастот
Поддержка дифференциальных контактов ввода/вывода Поддержка до 150 высокоскоростных дифференциальных контактов ввода/вывода, с 80 каналами, оптимизированными до скорости 840 Мб/с. Поддержка новейших высокопроизводительных интерфейсов ввода-вывода, включая стандарты LVDS, LVPECL, HyperTransport™
Блоки обработки цифровых сигналов (DSP-блоки) до 22 DSP-блоков
Производительность DSP-блоков До 463 GMACS на DSP-блок
Встроенная система тестирования Доступна
Быстродействующие интерфейсы Поддержка для стандартов быстродействующих интерфейсов типа SPI-4 Phase 2, SFI-4, 10-Gigabit Ethernet XSBI, HyperTransport™, RapidIO и UTOPIA IV
Технология Terminator Установка на кристалле различных режимов терминирования
Однопроводные соединительные линии Поддержка широкополосных однопроводных стандартов контактов ввода-вывода типа SSTL, HSTL, GTL, GTL+, CTT и PCI-X
Система памяти TriMatrix до 5,6 Мб памяти TriMatrix

Варианты корпусов и архитектурный план ASIC HardCopy:

1) Число означает доступных каналов ввода-вывода
2) Все устройства серии ArriaGX выполняются в бессвинцовых корпусах  и представлены с коммерческими и промышленными диапазонами рабочих температур
HardCopy II (1,2В)
ASIC
HardCopy Stratix (1,5В)
ASIC
HC210W HC210 HC220W HC220 HC230 HC240 HC1S25 HC1S30 HC1S40 HC1S60 HC1S80
FBGA (F) 484-pin (wire bond) 308                    
484-pin (FlipChip)   334                  
672-pin (wire bond)     440       473        
672-pin (FlipChip)       492              
780-pin (wire bond)     445                
780-pin       494       597 615    
1020-pin         698 742       773 773
1508-pin           951          
Плотность и скорость Схем ASIC 1000000 1000000 1600000 1600000 2200000 2200000 - - - - -
Дополнительных схем для DSP-блоков 0 0 300000 300000 700000 1400000 - - - - -
Логических элементов (ЛЭ) - - - - - - 25660 32470 41250 57120 79040
Общее количество ОЗУ (кбит) 875520 875520 3059712 3059712 6368256 8847360 1944576 2137536 2244096 5215104 5658048
Блок ОЗУ M512 (512 бит + 64 бит контроля чётности) - - - - - - 224 295 384 574 767
Блок ОЗУ M4K (512 бит + 64 бит контроля чётности) 190 190 408 408 614 768 138 171 183 292 364
Уровни скорости (быстрый – медленный) - - - - - - - - - -  
Особенности архитектуры Поддержка встроенного процессора Nios II
DSP-блоки Встроенный в HCell 10 12 14 18 22
Встроенные умножители 18-бит * 18-бит / 9-бит * 9-бит Встроенный в HCell 40/80 48/96 56/112 72/144 88/176
Регистры портов ввода/вывода на элемент ввода/вывода 6
Двухпортовое ОЗУ +
Глобальные цепи синхронизации 16/32 36 40 40 40 40
PLL 4 4 4 4 8 12 6 6 6 12 12
Характеристики портов ввода/вывода Поддерживаемые уровни напряжений портов ввода-вывода (В) 1.5, 1.8, 2.5, 3.3 1.5, 1.8, 2.5, 3.3
Поддерживаемые стандарты портов ввода-вывода LVDS, PLVPEXL, HyperTransport™, дифференциальный SSTL-18, дифференциальный SSTL-2, дифференциальный HSTL, SSTL-18 (I и II), 1.5V-HSTL (I и II), PCI, PCI X 1.0, LVTTL, LVCMOS
Интерфейсы с внешней памятью QDR II, DDR2, RLDRAM II, DDR, SDR QDR II, QDR, ZBT, DDR, SDR
Максимальная скорость передачи по LVDS (Мб/с) 125-1000 840
Количество каналов (приёма/передачи) LVDS 13/17 19/21 29/31 29/31 42/42 118/118 78/78 80/80 80/80 80/80 80/80
Средняя скорость (Мб/с) (приёма/передачи) по LVDS - - - - - - - 2/2 10/10 36/36 46/72
Последовательное и дифференциальное терминирование + + + + + + + + + + +
Поддерживаемые опции FPGA EP2S30
EP2S60
EP2S90
EP2S30
EP2S60
EP2S90
EP2S30
EP2S60
EP2S90
EP2S130
EP2S60
EP2S90
EP2S130
EP2S90
EP2S130
EP2S180
EP2S180 EP1S25 EP1S30 EP1S40 EP1S60 EP1S80


 
изготовление печатных плат | плис altera | микроконтроллеры atmel | магазин электронные компоненты | разъёмы amphenol | трансформаторы hahn | okw | tyco | vicor | marquardt | инструмент pro'skit